模擬設(shè)計中的布局相關(guān)和 LOD 效應(yīng)
布局相關(guān)效果
隨著工藝幾何尺寸的減小,引入了一種新型的可變性,統(tǒng)稱為“布局相關(guān)效應(yīng)”,簡稱 LDE。
LDE 的一個例子是設(shè)備靠近井邊緣。器件到阱邊緣的距離對器件的Vt(閾值電壓)有影響。原因是注入離子從用于限定阱的抗蝕劑側(cè)壁散射,從而使Vt增加了幾毫伏,甚至幾十毫伏。
圖1
圖2
布局相關(guān)效果圖。
擴散效應(yīng)長度
Vt 的變化不僅會引起失配效應(yīng),還會引起顯著的性能變化。其他影響可能是由于硅中無意的應(yīng)力,例如由器件之間的淺溝槽隔離引起的。這種應(yīng)力會影響器件中的載流子遷移率,從而影響電流。這稱為“擴散長度”或 LOD 效應(yīng),其中器件的特性根據(jù)其柵極與擴散邊緣的距離而變化。
要使用 LDE 效果進行設(shè)計,可以使用各種布局技術(shù):
使用相似的擴散尺寸、形狀、方向
設(shè)備與井緣之間的距離較大
添加虛擬設(shè)備和/或虛擬多晶硅以使指狀設(shè)備更加平等
然而,設(shè)計的仿真需要早期布局以及寄生提取,以便能夠在仿真過程中對 LDE 效應(yīng)進行建模。所有這些都打破了現(xiàn)有的定制設(shè)計流程,傳統(tǒng)上,電路設(shè)計師將初步原理圖(可能使用估計的寄生參數(shù)進行模擬)交給布局工程師,然后布局工程師創(chuàng)建初始布局以提取真實的寄生參數(shù)。然后將其交回電路設(shè)計以優(yōu)化器件參數(shù)以滿足性能目標,并且通常需要多次布局/優(yōu)化迭代。