標(biāo)簽：卡諾圖
-
FPGA中組合邏輯和時(shí)序邏輯的區(qū)別
發(fā)布時(shí)間：2017年12月19日，查看次數(shù)：809數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類，一類叫組合邏輯電路（簡(jiǎn)稱組合電路），另一類叫做時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。1．組合邏輯概念組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)，不涉及對(duì)信號(hào)跳變沿的處理，無(wú)存儲(chǔ)電路，也沒(méi)有反饋電路。通?？梢酝ㄟ^(guò)真值表的形式表達(dá)出來(lái)。2．組合邏輯的Verilog HDL 描述根據(jù)組合邏輯的電路行為，可以得到兩種常用的RTL 級(jí)描述方式。第一種是always 模塊的觸發(fā)事件為電平敏感信號(hào)列…
