標(biāo)簽：去耦電容
-
詳解去耦電容的應(yīng)用及作用
發(fā)布時(shí)間：2022年04月03日，查看次數(shù)：561電路的設(shè)計(jì)中存在很多 電磁干擾(EMI) 問題， 去耦電容 的應(yīng)用場景就是減小電磁干擾，這一過程衍生出了另一個(gè)概念—— 電磁兼容(EMC) 。 電磁干擾(EMI)的例子? 1、靜電放電(ESD) 冬天的時(shí)候，尤其是空氣比較干燥的內(nèi)陸城市，很多朋友都有這樣的經(jīng)歷，手觸碰到電腦外殼、鐵柜子等物品的時(shí)候會(huì)被電擊，這就是 靜電放電現(xiàn)象 ，也稱之為 ES -
如何降低去耦電容的ESL（等效串聯(lián)電感）
發(fā)布時(shí)間：2021年09月18日，查看次數(shù)：308去耦電容的有效使用方法的第二個(gè)要點(diǎn)是降低電容的ESL（即等效串聯(lián)電感）。雖說是“降低ESL”，但由于無法改變單個(gè)產(chǎn)品的ESL本身，因此這里是指“即使容值相同，也要使用ESL小的電容”。通過降低ESL，可改善高頻特性，并可更有效地降低高頻噪聲。 即使容值相同也要使用尺寸較小的電容 對(duì)于積層陶瓷電容（MLCC），有時(shí)會(huì) -
從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)
發(fā)布時(shí)間：2021年08月08日，查看次數(shù)：375四、從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì) 這一節(jié)就來講講另一種方法，從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)。該方法本著這樣一個(gè)原則：在感興趣的頻率范圍內(nèi)，使整個(gè)電源分配系統(tǒng)阻抗 低。其方法仍然是使用去耦電容。 電源去耦涉及到很多問題：總的電容量多大才能滿足要求？如何確定這個(gè)值？選擇那些電容值？放多少個(gè)電容？選什么材質(zhì)的電容？電容如何安 -
模擬電源和數(shù)字電源
發(fā)布時(shí)間：2020年08月31日，查看次數(shù)：495為使高速模數(shù)轉(zhuǎn)換器發(fā)揮 性能，必須為其提供干凈的直流電源。高噪聲電源會(huì)導(dǎo)致信噪比（SNR）下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關(guān)ADC電源域和靈敏度的背景知識(shí)，并討論為高速ADC供電的基本原則。 模擬電源和數(shù)字電源當(dāng)今的大部分高速模數(shù)轉(zhuǎn)換器至少都有兩個(gè)電源域：模擬電源（AVDD）和數(shù)字與輸出驅(qū)動(dòng)器電源（DRVDD）。一些轉(zhuǎn)換器還有一個(gè)附加模擬電源，通常應(yīng)作為本文所討論的額外AVDD電源來處理。轉(zhuǎn)換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關(guān)噪聲（特別是輸出… -
電源電子去耦電容應(yīng)用剖析
發(fā)布時(shí)間：2020年03月07日，查看次數(shù)：520電源往往是我們在電路設(shè)計(jì)過程中最容易忽略的環(huán)節(jié)。其實(shí)，作為一款優(yōu)秀的設(shè)計(jì)，電源設(shè)計(jì)應(yīng)當(dāng)是很重要的，它很大程度影響了整個(gè)系統(tǒng)的性能和成本。這里，只介紹一下電路板電源設(shè)計(jì)中的電容使用情況。這往往又是電源設(shè)計(jì)中最容易被忽略的地方。很多人搞ARM，搞DSP，搞FPGA，乍一看似乎搞的很高深，但未必有能力為自己的系統(tǒng)提供一套廉價(jià)可靠的電源方案。這也是我們國產(chǎn)電子產(chǎn)品功能豐富而性能差的一個(gè)主要原因，根源是研發(fā)風(fēng)氣吧，大多研發(fā)工程師毛燥、不踏實(shí);而公司為求短期效益也只求功…
