標(biāo)簽：穩(wěn)壓器
-
DC－DC 反激式電路的共模噪聲分析
發(fā)布時(shí)間：2022年03月12日，查看次數(shù)：355本系列文章的第 5 和第 6 部分[1-7]介紹有助于抑制非隔離 DC-DC 穩(wěn)壓器電路傳導(dǎo)和輻射電磁干擾 (EMI) 的實(shí)用指南和示例。當(dāng)然，如果不考慮電隔離設(shè)計(jì)，DC-DC 電源 EMI 的任何處理方式都不全面，因?yàn)樵谶@些電路中，電源變壓器的 EMI 性能對(duì)于整體 EMI 性能至關(guān)重要。 特別是，了解變壓器繞組間電容對(duì)共模 (CM) 發(fā)射噪聲的影響尤其重要。共模噪 -
如何使用小型模塊化的小型 DC／DC 轉(zhuǎn)換器很大限度地減少電源軌的噪音
發(fā)布時(shí)間：2022年02月25日，查看次數(shù)：404噪音是幾乎所有系統(tǒng)設(shè)計(jì)中固有的、通常不可避免的考慮因素。雖然有些噪音來自外部，不在電路設(shè)計(jì)者的直接控制范圍內(nèi)，但也是由電路本身產(chǎn)生的。在許多情況下，設(shè)計(jì)者必須盡量減少噪音源，特別是電源軌上的噪音，因?yàn)檫@種噪音可能影響敏感的模擬和數(shù)字電路。 其結(jié)果不太嚴(yán)重時(shí)，可能會(huì)造成電路性能不穩(wěn)定，分辨率和jing度降低，以及出現(xiàn)更高的 -
低壓差線性穩(wěn)壓器（LDO）功耗和壓差分析
發(fā)布時(shí)間：2022年02月26日，查看次數(shù)：378便攜產(chǎn)品電源設(shè)計(jì)需要系統(tǒng)級(jí)思維，在開發(fā)由電池供電的設(shè)備時(shí)，諸如手機(jī)、MP3、PDA、PMP、DSC等低功耗產(chǎn)品，如果電源系統(tǒng)設(shè)計(jì)不合理，則會(huì)影響到整個(gè)系統(tǒng)的架構(gòu)、產(chǎn)品的特性組合、元件的選擇、軟件的設(shè)計(jì)和功率分配架構(gòu)等。同樣，在系統(tǒng)設(shè)計(jì)中，也要從節(jié)省電池能量的角度出發(fā)多加考慮。例如現(xiàn)在便攜產(chǎn)品的處理器，一般都設(shè)有幾個(gè)不同的工作狀態(tài)， -
一個(gè)正負(fù)5v穩(wěn)壓電源的簡單制作
發(fā)布時(shí)間：2022年02月13日，查看次數(shù)：375在正常情況下我們很難找到一個(gè)標(biāo)準(zhǔn)的正負(fù)電源，就連我們使用的電池電壓都是正的，如果找到一個(gè)負(fù)電源那真是很難，而我們又會(huì)經(jīng)常會(huì)用到正負(fù)電源，這時(shí)候我們就得想辦法得到一個(gè)正負(fù)電源了，今天就教給大家一個(gè)非常簡單的方法，讓你輕輕松松制作一個(gè)正負(fù)5v的穩(wěn)壓電源。 我們先來看下設(shè)計(jì)原理圖（7905的1和2序號(hào)互換一下，原理圖中沒更過過來， -
為何設(shè)計(jì)可靠電源時(shí)應(yīng)考慮真實(shí)電壓源
發(fā)布時(shí)間：2021年12月23日，查看次數(shù)：341實(shí)際使用中，電源的來源從來都不理想。構(gòu)建可靠的電力系統(tǒng)需要考慮包括寄生在內(nèi)的實(shí)際行為。在使用電源時(shí)，我們要確保開關(guān)穩(wěn)壓器等DC-DC轉(zhuǎn)換器能夠承受一定的輸入電壓范圍，并能以足夠的電流產(chǎn)生所需的輸出電壓。輸入電壓經(jīng)常指定為一個(gè)范圍，因?yàn)橥ǔo法jing確調(diào)節(jié)。但是，為了使電源可靠地工作，輸入電壓必須始終在開關(guān)穩(wěn)壓器允許的范圍內(nèi)。 -
開關(guān)穩(wěn)壓器硬件測(cè)試的一些重要細(xì)節(jié)
發(fā)布時(shí)間：2021年09月18日，查看次數(shù)：305電路設(shè)計(jì)人員在決定使用某個(gè)特定電源之前，首先會(huì)對(duì)它進(jìn)行仔細(xì)測(cè)試。開關(guān)穩(wěn)壓器IC的數(shù)據(jù)手冊(cè)提供了整個(gè)電源在實(shí)際應(yīng)用中如何運(yùn)行，以及如何通過實(shí)驗(yàn)室測(cè)試來獲得相應(yīng)特性的有價(jià)值信息。電路仿真（例如LTspice?）很有用，可以幫助優(yōu)化電路。但是，仿真并不能代替硬件測(cè)試。就此而言，寄生參數(shù)要么難以估計(jì)，要么難以仿真。 因此，電源要在實(shí)驗(yàn) -
3個(gè)方法，為反相電軌創(chuàng)建一個(gè)程控輸出電壓
發(fā)布時(shí)間：2021年08月18日，查看次數(shù)：429在很多應(yīng)用中，尤其是測(cè)試和測(cè)量領(lǐng)域，您都需要借助外部裝置或數(shù)字模擬轉(zhuǎn)換器設(shè)置反相降壓/升壓穩(wěn)壓器的輸出電壓。在常規(guī)的降壓拓?fù)渲?，這種操作很簡單：只需要借助一個(gè)帶有串聯(lián)電阻器的電壓電源、一個(gè)電流源或者一個(gè)DAC將電流導(dǎo)入反饋節(jié)點(diǎn)，如圖1所示。 “圖1.采用降壓拓?fù)涞目删幊屉妷?rdquo;圖1.采用降壓拓?fù)涞目删幊屉妷? 但是 -
高密度電源設(shè)計(jì)的性能
發(fā)布時(shí)間：2021年07月17日，查看次數(shù)：332高密度電源設(shè)計(jì)以優(yōu)化電源組性能 開發(fā)用于移動(dòng)設(shè)備的氫燃料電池需要從材料科學(xué)到全系統(tǒng)級(jí)設(shè)計(jì)優(yōu)化的整體技術(shù)創(chuàng)新。移動(dòng)性的關(guān)鍵是小型化、提高效率和降低系統(tǒng)重量。此外，為了長時(shí)間穩(wěn)定的飛行，應(yīng)該結(jié)合高能量輸出和耐用性。因此，需要減輕電堆的重量，配置高功率密度的動(dòng)力總成，并簡化整個(gè)動(dòng)力包的設(shè)計(jì)，包括外圍部件，以充分優(yōu)化系統(tǒng)。 -
ADALM2000實(shí)驗(yàn)：調(diào)節(jié)基準(zhǔn)電壓源
發(fā)布時(shí)間：2021年06月27日，查看次數(shù)：384本實(shí)驗(yàn)旨在構(gòu)建和研究多種類型的基準(zhǔn)電壓源/穩(wěn)壓器，分為以下幾部分： ? 可調(diào)基準(zhǔn)電壓源 ? 增強(qiáng)基準(zhǔn)電壓源 ? 分流穩(wěn)壓器 調(diào)節(jié)基準(zhǔn)電壓源 目標(biāo) 可以將先前實(shí)驗(yàn)中的零增益放大器（Q1、R2）和穩(wěn)定電流源（Q2、R3）與負(fù)反饋中的PNP電流鏡級(jí)（Q3、Q4）配合使用，以構(gòu)建在一定的輸入電壓范圍內(nèi)提供恒定或可調(diào) -
FPGA電源系統(tǒng)管理剖析
發(fā)布時(shí)間：2021年06月12日，查看次數(shù)：397現(xiàn)場(chǎng)可編程門陣列(FPGA)的起源可以追溯到20世紀(jì)80年代，從可編程邏輯器件(PLD)演變而來。自此之后，F(xiàn)PGA資源、速度和效率都得到快速改善，使FPGA成為廣泛的計(jì)算和處理應(yīng)用的 解決方案，特別是當(dāng)產(chǎn)量不足以證明專用集成電路(ASIC)的開發(fā)成本合理有效時(shí)。FPGA取得快速發(fā)展，并廣泛用于大規(guī)模部署。例如，繼2013年試點(diǎn)項(xiàng)目中使用FPGA成功加快Bing搜 -
基于小型Micro USB連接電源安裝在標(biāo)準(zhǔn)無焊面包板的電源軌上
發(fā)布時(shí)間：2021年05月27日，查看次數(shù)：452該設(shè)計(jì)是一個(gè)小型Micro USB連接電源，可將其安裝在標(biāo)準(zhǔn)無焊面包板的電源軌上。 -
電源穩(wěn)壓器采用共源共柵差分結(jié)構(gòu)實(shí)現(xiàn)差分運(yùn)算跨導(dǎo)放大器的設(shè)計(jì)
發(fā)布時(shí)間：2021年03月14日，查看次數(shù)：543近十幾年來，移動(dòng)電話、掌上電腦、筆記本電腦等便攜式設(shè)備及醫(yī)療、測(cè)試儀器的迅猛發(fā)展拉動(dòng)了具有低壓差、低功耗的LDO（LowDropout）穩(wěn)壓器的快速發(fā)展。當(dāng)前，LDO穩(wěn)壓器已經(jīng)實(shí)現(xiàn)500mV以下的壓差。在LDO穩(wěn)壓器中，電源是主要的噪聲源。尤其在高頻，電源電壓的變化為系統(tǒng)穩(wěn)定性帶來的影響更大。誤差放大器是LDO穩(wěn)壓器的重要組成部分，其穩(wěn)定性與整個(gè)LDO穩(wěn)壓器系統(tǒng)的穩(wěn)定性能密切相關(guān)。因此，研究電源電壓變化對(duì)LDO穩(wěn)壓器中誤差放大器的影響是非常必要的。電源抑制比（PSRR）衡量模擬系統(tǒng)對(duì)… -
電源方案選擇：LDO與DC/DC
發(fā)布時(shí)間：2021年02月23日，查看次數(shù)：395LDO是low dropout regulator，意為低壓差線性穩(wěn)壓器，是相對(duì)于傳統(tǒng)的線性穩(wěn)壓器來說的。傳統(tǒng)的線性穩(wěn)壓器，如78xx系列的芯片都要求輸入電壓要比輸出電壓高出2v~3V以上，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5v轉(zhuǎn)3.3v,輸入與輸出的壓差只有1.7v，顯然是不滿足條件的。針對(duì)這種情況，才有了LDO類的電源轉(zhuǎn)換芯片。LDO 是一種線性穩(wěn)壓器。線性穩(wěn)壓器使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或 FET，從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓。所謂… -
線性穩(wěn)壓器的內(nèi)部電路與構(gòu)成分析
發(fā)布時(shí)間：2020年12月09日，查看次數(shù)：479線性穩(wěn)壓器的一般的引腳構(gòu)成線性穩(wěn)壓器基本上由VIN （輸入）、VO （輸出）、GND （接地）三個(gè)引腳構(gòu)成。在輸出可變的線性穩(wěn)壓器上添加了用于反饋輸出電壓的FB（反饋引腳）。簡單來說，電壓固定型是內(nèi)置了電壓可變型的外接電阻的穩(wěn)壓器。線性穩(wěn)壓器的內(nèi)部電路線性穩(wěn)壓器的內(nèi)部電路概要如下圖所示。 -
線性穩(wěn)壓電源的基礎(chǔ)知識(shí)
發(fā)布時(shí)間：2020年11月28日，查看次數(shù)：510電子系統(tǒng)通常接收的電源電壓要高于系統(tǒng)電路所需的電壓。例如，可以使用9 V電池為需要輸入范圍為0至5 V的放大器供電，或者兩個(gè)串聯(lián)的1.5 V電池可以為包含1.8 V數(shù)字邏輯的電路供電。在這種情況下，我們需要使用接受較高電壓并產(chǎn)生較低電壓的組件來調(diào)節(jié)輸入電源。實(shí)現(xiàn)這種調(diào)節(jié)的一種非常常見的方法是并入線性穩(wěn)壓電源。線性穩(wěn)壓電源是如何工作的？線性穩(wěn)壓電源（也稱為LDO或低壓差線性穩(wěn)壓電源）使用由負(fù)反饋電路控制的晶體管來產(chǎn)生指定的輸出電壓，即使負(fù)載電流和輸入電壓發(fā)生變化，該輸… -
實(shí)用穩(wěn)壓器的擴(kuò)流電路設(shè)計(jì)案例
發(fā)布時(shí)間：2020年07月20日，查看次數(shù)：516一，什么叫做擴(kuò)流電路擴(kuò)流電路就是擴(kuò)大（增加）穩(wěn)壓器輸出電流的電路，在結(jié)構(gòu)上，擴(kuò)流電路與穩(wěn)壓器（調(diào)整管）并聯(lián)。從原理上說，一切與穩(wěn)壓器并聯(lián)的可以增大輸出電的器件，都可以用與擴(kuò)流。帶擴(kuò)流電路的穩(wěn)壓器框圖常用擴(kuò)流器件有電阻與大功率三極管。二，實(shí)用擴(kuò)流電路舉例1，具有電阻擴(kuò)流的穩(wěn)壓器本電路的優(yōu)點(diǎn)：電路簡單，成本低。但是可以效的增加穩(wěn)壓器的輸出電流，而減少調(diào)整管的功耗。缺點(diǎn)：不能適應(yīng)可變負(fù)載，否則，輕載時(shí)，穩(wěn)壓器失控，同時(shí)增加了輸出端的紋波電壓。這類擴(kuò)流方式… -
線性穩(wěn)壓器基本工作原理
發(fā)布時(shí)間：2020年07月21日，查看次數(shù)：526線性穩(wěn)壓器是通過輸出電壓反饋，經(jīng)誤差放大器等組成的控制電路來控制調(diào)整管的管壓降VDO（即壓差）來達(dá)到穩(wěn)壓的目的，如下圖所示。它的特點(diǎn)是：VIN》VOUT，且調(diào)整管工作在線性區(qū)（線性穩(wěn)壓器因此得名）。當(dāng)輸入電壓的變動(dòng)或負(fù)載電流的變化引起輸出電壓變動(dòng)時(shí)，可通過反饋及控制電路，改變VDO的大小，使輸出電壓VOUT基本不變。無論是普通線性穩(wěn)壓器，還是LDO穩(wěn)壓器，其工作原理是一致的，不同的是：二者采用的調(diào)整管結(jié)構(gòu)不同，從而使LDO比普通線性穩(wěn)壓器壓差更小，功耗更低。有些液晶彩電… -
單片式開關(guān)穩(wěn)壓器——當(dāng)所有一切都集成在芯片上時(shí)
發(fā)布時(shí)間：2020年10月01日，查看次數(shù)：412開關(guān)穩(wěn)壓器可以采用單片結(jié)構(gòu)，也可以通過控制器構(gòu)建。在單片式開關(guān)穩(wěn)壓器中，各功率開關(guān)（一般是MOSFET）會(huì)集成在單個(gè)硅芯片中。使用控制器構(gòu)建時(shí)，除了控制器IC，還必須單獨(dú)選擇半導(dǎo)體和確定其位置。選擇MOSFET非常耗費(fèi)時(shí)間，且需要對(duì)開關(guān)的參數(shù)有一定了解。使用單片式設(shè)計(jì)時(shí)，設(shè)計(jì)人員無需處理這些問題。此外，相比高度集成的解決方案，控制器解決方案通常會(huì)占用更多的電路板空間。所以，毫不意外多年來人們?cè)絹碓蕉嗟夭捎脝纹介_關(guān)穩(wěn)壓器，如今，即使對(duì)于更高功率，ADI公司也有大量… -
基于FPGA的低壓差正壓可調(diào)穩(wěn)壓器應(yīng)用電路設(shè)計(jì)
發(fā)布時(shí)間：2020年10月05日，查看次數(shù)：421LDO（低壓差線性穩(wěn)壓器），F(xiàn)PGA需要3.3V、2.5V和1.2V，低壓差正壓可調(diào)穩(wěn)壓器。應(yīng)用電路如圖所示：輸入端加10UF電解電容，輸出端加10UF膽電容?；究烧{(diào)穩(wěn)壓器電路圖如上圖所示，通過改變R1、R2阻值輸出需要的電壓值，由于Iadj很小，計(jì)算時(shí)可以忽略不計(jì)。故等式變?yōu)椋?，其中，Vref=1.25V。電路板電源設(shè)計(jì)如下圖所示：3.3V：R1=100Ω，R2=162Ω2.5V：R1=R2=100Ω1.2V：ADJ直接接地，1.25V≈1.2V…
