基于FPGA的低壓差正壓可調(diào)穩(wěn)壓器應(yīng)用電路設(shè)計(jì)
LDO（低壓差線性穩(wěn)壓器），F(xiàn)PGA需要3.3V、2.5V和1.2V，低壓差正壓可調(diào)穩(wěn)壓器。
應(yīng)用電路如圖所示：
輸入端加10UF電解電容，輸出端加10UF膽電容。
基本可調(diào)穩(wěn)壓器電路圖如上圖所示，通過(guò)改變R1、R2阻值輸出需要的電壓值，由于Iadj很小，計(jì)算時(shí)可以忽略不計(jì)。故等式變?yōu)椋?/p>
，其中，Vref=1.25V。
電路板電源設(shè)計(jì)如下圖所示：
3.3V：R1=100Ω，R2=162Ω
2.5V：R1=R2=100Ω
1.2V：ADJ直接接地，1.25V≈1.2V
