電源層中的大量間隙孔會(huì)對(duì)高速信號(hào)的行為產(chǎn)生巨大影響。信號(hào)完整性對(duì)于設(shè)計(jì)人員來說是一個(gè)日益嚴(yán)重的問題，因?yàn)樾略O(shè)計(jì)需要具有越來越多引腳數(shù)的組件，而這些組件必須使用過孔進(jìn)行連接以訪問印刷電路板 (PCB) 的內(nèi)層?？缀秃副P堆疊的正確設(shè)計(jì)可以產(chǎn)生高產(chǎn)量的電源層，同時(shí)保持通過這些區(qū)域路由的非?？斓男盘?hào)的質(zhì)量。如果不考慮適當(dāng)?shù)拈g隙，會(huì)因短路、傳輸線阻抗變化不理想或兩者兼而有之而導(dǎo)致 PCB 良率降低。當(dāng)高引腳數(shù)球柵陣列 (BGA) 封裝安裝在多層 PCB 上時(shí)，就會(huì)產(chǎn)生典型的電源層結(jié)構(gòu)。

圖 1： BGA 在電源層中創(chuàng)建的典型孔圖案上布線的走線圖示

在創(chuàng)建連接 BGA 引腳的過孔時(shí)，電源層中的間隙孔為穿過 PCB 鉆出的孔留出了空間。用于構(gòu)建 PCB 的 PCB 制造工藝決定了間隙孔的尺寸。多層PCB（圖2中的AF）的參數(shù)決定了其間隙孔。

鉆孔的漂移（圖 2 中的 C）是以下因素的精度之和：

鉆孔以找到真實(shí)的孔位置

制造過程注冊(cè)內(nèi)層圖像的能力

內(nèi)層對(duì)的配準(zhǔn)精度

層壓過程中內(nèi)層圖案相對(duì)于彼此偏移的量

用于構(gòu)建 PCB 的原材料的尺寸穩(wěn)定性

鉆頭穿過層壓板時(shí)可能偏離垂直方向的偏轉(zhuǎn)量

外層圖像與內(nèi)層圖案配準(zhǔn)的度。

隨著 PCB 尺寸的增加，這些因素變得更加重要。在為特定 PCB 設(shè)計(jì)創(chuàng)建公差預(yù)算時(shí)，建議根據(jù)制造規(guī)范調(diào)整制造中使用的面板尺寸。

圖2中的鍍通孔尺寸如下：

A = B + 兩倍電鍍厚度（通常為 1-mil）

C = A + 兩倍鉆孔和套準(zhǔn)公差（18×24英寸面板通常為6密耳）

D = C + 兩倍環(huán)形圈（通常為 2 密耳）

F = D + 平面或信號(hào)層中近的銅間隙的兩倍（通常為 5 密耳）

對(duì)于 12 密耳鉆孔，間隙孔 (F) 為 38 密耳，定位焊盤 (D) 為 28 密耳

對(duì)于 24 密耳鉆孔，間隙孔 (F) 為 50 密耳，定位焊盤 (D) 為 40 密耳。

從這個(gè)尺寸分析中，我們看到使用 12 密耳過孔布線的 50 密耳間距 BGA 形成了 12 密耳的網(wǎng)絡(luò)，足以保留通過其的 5 密耳走線的阻抗。走線寬度、通孔尺寸和間隙焊盤尺寸的結(jié)合產(chǎn)生了可構(gòu)建的 PCB，其電氣性能良好且易于制造。間隙墊尺寸 (F) 描述了穿過 PCB 每一層的圓柱體。為了保持適當(dāng)?shù)拈g隙，每層中的所有銅都必須保留在該區(qū)域之外。因此，走線不能比幅材寬度更寬。如果在兩個(gè)引腳之間布線多于一條跡線，則組合寬度和分隔空間不能超過卷材寬度。

在 1 毫米或 40 密耳間距 BGA 封裝中，12 密耳鉆頭的間隙孔仍需要為 38 密耳。剩余的網(wǎng)只有 2 密耳。顯然，穿過具有這些尺寸的陣列的跡線的阻抗會(huì)顯著增加。更重要的是，走線不能比 2 密網(wǎng)更寬，以滿足信號(hào)層中的間隙規(guī)則。

當(dāng)前一代的計(jì)算機(jī)和網(wǎng)絡(luò)設(shè)備經(jīng)常使用 1mm BGA 封裝。為了在 PCB 制造中獲得合理的產(chǎn)量，必須減小圖 2 中所示的一個(gè)或多個(gè)尺寸。這通常是通過在小于 18×24 英寸的面板上構(gòu)建 PCB 來實(shí)現(xiàn)的。當(dāng) PCB 尺寸需要使用 18x24 英寸或更大的工藝面板時(shí)，1mm 封裝會(huì)導(dǎo)致產(chǎn)量下降、信號(hào)完整性受損或兩者兼而有之。

圖 3： 典型 1mm BGA 陣列中阻抗變化引起的信號(hào)反射導(dǎo)致的邊緣速率侵蝕

開關(guān)邊緣上的邊緣腐蝕是由于信號(hào)穿過 BGA 陣列時(shí)線內(nèi)阻抗增加造成的，并產(chǎn)生部分入射信號(hào)的正反射。阻抗變化反射的能量減慢了開關(guān)沿。雖然在大多數(shù)系統(tǒng)中，這種影響可以忽略不計(jì)，但對(duì)于千兆位及以上信號(hào)來說，50 皮秒更高的時(shí)間延遲可能是不可接受的。

細(xì)間距 BGA 間隙問題的補(bǔ)救措施

當(dāng)使用 50 密耳間距 BGA 時(shí)，可以選擇在 BGA 下產(chǎn)生均勻走線阻抗的尺寸，并創(chuàng)建可制造的 PCB。隨著 BGA 間距的減小，可用于創(chuàng)建令人滿意的網(wǎng)絡(luò)和均勻阻抗跡線的空間也會(huì)減少。在 1 毫米（40 密耳）時(shí)，可以通過減小 PCB 面板的尺寸來實(shí)現(xiàn)所需的結(jié)果。在這種情況下，通過減少其他余量來獲得額外的卷材空間。隨著 BGA 的間距減小到 1mm 以下（例如使用 uBGA 和芯片級(jí)封裝），沒有足夠的銅來保護(hù)網(wǎng)絡(luò)或?yàn)榇┻^陣列的走線提供良好的合作伙伴。

對(duì)于球距低于 1mm 的解決方案是使用通孔和盲孔的組合。由于器件的電源引腳需要使用通孔進(jìn)行連接，因此封裝上的電源引腳分配足夠分散，以便在電源層中留出足夠的網(wǎng)絡(luò)。然后將信號(hào)引腳布線到僅使用盲孔訪問的信號(hào)平面上。

盲孔可以激光鉆孔到幾乎任何深度，因此人們可能期望能夠使用它們將信號(hào)路由到任何埋入信號(hào)層。不幸的是，將銅鍍?nèi)朊た讜?huì)限制其鉆孔深度。成功的電鍍將盲孔的深度限制為不大于其直徑。因此，5 密耳的盲孔只能將信號(hào)布線至 5 密耳深。這一限制對(duì)盲孔的布線造成了實(shí)際限制。在大多數(shù)情況下，激光鉆盲孔技術(shù)將這種布線方法限制在外層和埋層。

引腳間距小于 1mm 且可使用層和第二層（或一般情況下為 n 層和 n-1 層）進(jìn)行布線的器件可以結(jié)合使用用于電源引腳的通孔鉆孔和用于信號(hào)布線的盲孔。實(shí)際上，這將總引腳數(shù)限制在 100 以下。存儲(chǔ)器 IC 區(qū)域是這種形式的布線效果良好的主要位置。

計(jì)算電源層中間隙孔陣列的影響有助于確保孔和焊盤堆疊的正確設(shè)計(jì)，從而實(shí)現(xiàn)更高產(chǎn)量的電源層和更好的信號(hào)質(zhì)量保護(hù)。