現(xiàn)今，電子系統(tǒng)往往具有許多不同的電源軌。在采用模擬電路和、DSP、ASIC、FPGA的系統(tǒng)中，尤其如此。為實現(xiàn)可靠、可重復的操作，必須監(jiān)控各電源電壓的開關時序、上升和下降速率、加電順序以及幅度。既定的電源系統(tǒng)設計可能包括電源時序控制、電源跟蹤、電源電壓/電流監(jiān)控和控制。有各種各樣的電源管理IC可以執(zhí)行時序控制、跟蹤、上電和關斷監(jiān)控等功能。

時序控制和跟蹤器件可以監(jiān)控和控制多個電源軌，其功能可能包括設置開啟時間和電壓上升速率、欠壓和過壓故障檢測、余量微調（在標稱電壓值的一定范圍內調整電源電壓）以及有序關斷。適合這些應用的IC種類眾多，簡單的如利用電阻、電容和比較器構成的純模擬器件，復雜的如高集成度狀態(tài)機和通過 I2C bus.總線進行數字控制的可編程器件。某些情況下，系統(tǒng)的電壓調節(jié)器和控制器可能包括關鍵控制功能。

對于采用多個開關控制器和調節(jié)器的系統(tǒng)，還有一個考慮是器件以不同開關頻率工作時，如何將產生的系統(tǒng)噪聲降至zui低。常常需要同步調節(jié)器的時鐘，事實上，如今的許多高性能開關控制器和調節(jié)器都可以與外部時鐘同步。

圖1. 電源軌的控制類型

電源時序控制和跟蹤

所謂電源時序控制，是指以指定順序開關電源。電源時序控制可以簡單地基于既定的時間順序，或者一個電源的開啟時間取決于另一個電源何時達到設定的閾值。電源跟蹤基于這樣一個事實：電源電壓無法（一般也不應）瞬間改變。電源系統(tǒng)設計師可以利用這一特性，有效地控制系統(tǒng)中各電源相對于其它電源的斜率。電源跟蹤分為三類：同步、比率和偏移。圖1中的四幅圖對時序控制、同步跟蹤、比率跟蹤和偏移跟蹤進行了比較。

圖1a中，三個電源按一定的時間順序開啟和關閉。首先是3.3 V電源開啟，后續(xù)電源的開啟和關閉延遲時間取決于應用的需要。如果額定zui大值要求電源按一定的順序激活，這種簡單的時序控制技術將能確保有源器件的電壓不會超過額定zui大值。舉例來說，在ADC驅動的放大器上電之前，我們必須保證ADC的電源存在，否則可能損壞ADC的前端。

圖1b顯示同步跟蹤情況，所有三個電源同時開啟，并且以相同的速率彼此跟蹤，因此zui低電源電壓首先建立，然后是較高的電源電壓。電源關斷以相反的方式進行。這個例子很好地說明了舊式FPGA或微處理器應用中電源是如何接通的：首先激活較低的內核電壓，然后接通輔助或I/O電源。稍后將以Xilinx Virtex-5 FPGA的同步跟蹤舉例說明。

圖1c中，電源以不同的斜率上電。如前所述，能夠對電源的斜率dV/dt進行控制是一個非常有用的特性，它可以防止電路中去耦電容的大浪涌電流（充電電流）損壞器件。如果不加限制的話，浪涌電流可能大大超過標稱工作電流。斜率限制可以防止有源器件閂鎖、電容短路、PCB走線受損以及線路保險絲熔斷。

圖1d中，所有電源具有相同的斜率，但其施加時間由預定的失調電壓決定。此類跟蹤適用于需要限制電源電壓差（常常出現(xiàn)在DAC和ADC等混合信號器件的額定zui大值部分）的器件，這種方法可以防止器件yong久性受損。

基于FPGA的設計示例

使用FPGA系統(tǒng)的供電是探討多電源系統(tǒng)處理的活教材。適當的FPGA電源控制對于實現(xiàn)可靠、可重復的設計至關重要，否則可能會在實驗室甚至現(xiàn)場引發(fā)災難性故障。大多數FPGA具有多個電源軌，一般表示為 VCCO， VCCAUX， 和 VCCINT. 這些電源分別用于為FPGA內核、輔助電路（如時鐘和PLL等）、接口邏輯供電。

這些電源軌需要考慮的事項可以分為如下幾類：

電源軌的時序控制

電源軌電壓的容差要求

電源可能有軟啟動或斜率控制需求

下面以Xilinx Virtex-5系列FPGA的電源要求為例來說明，該系列提供許多特性，包括邏輯可編程能力、信號處理和時鐘管理。根據數據手冊，Virtex-5的電源上電順序要求為 VCCINT， VCCAUX， and VCCO. 這些電源相對于地的斜坡時間為200 μs（zui小值）至50 ms（zui大值）。建議工作條件如表1所示。

表1. Xilinx Virtex-5電源軌要求

The 如前所述，Virtex-5要求同步電壓跟蹤。此外，電源必須在特定的建議工作容差范圍內，而且必須在特定的dV/dt范圍內上升和下降。

But the 但是，F(xiàn)PGA只是一個較大系統(tǒng)的一部分。為了進一步闡明本例，假設有一個高電流、5 V主系統(tǒng)電源軌。為FPGA內核供電的1 V電源具有?5% （?50 mV）的容差，需要提供zui高4 A的電流。3 V電源為通用邏輯電源，具有?5%的容差，在本例中需要提供4 A電流以便為FPGA I/O和設計中的其它邏輯器件供電。2.5 V電源為模擬電源，需要提供低噪聲的100 mA電流。