算力似乎是現(xiàn)在這個(gè)時(shí)代不可不談的一個(gè)問題，當(dāng)一切都圍繞數(shù)據(jù)進(jìn)行之時(shí)，處理速度就是占領(lǐng)市場的一把利劍。機(jī)器學(xué)習(xí)、圖像識(shí)別、信號處理、仿真引擎應(yīng)用規(guī)模愈來愈大的現(xiàn)如今，傳統(tǒng)的CPU已無法滿足超大數(shù)據(jù)處理的需求，并行計(jì)算應(yīng)運(yùn)而生。

算力巨頭紛紛“拼殺”數(shù)據(jù)中心市場，押注GPU、FPGA、ASIC等加速芯片，作用在計(jì)算加速、存儲(chǔ)加速、通訊加速。巨頭上演“三英戰(zhàn)呂布”，也為數(shù)據(jù)中心加速市場提供了增長基礎(chǔ)，硬件加速需求增強(qiáng)的背后是龐大的硬件電源需求。

怎樣的加速硬件電源方案才能追趕上加速市場的增速？

加速硬件電源的四大趨勢
“對于這種加速硬件對于電源方案的趨勢，我們總結(jié)成為: 迅捷、高效、集成化、可拓展”加速硬件電源方案的未來發(fā)展總結(jié)為這四種趨勢。

迅捷代表著加速電源需要有更高的響應(yīng)速度以適應(yīng)更大的動(dòng)態(tài)跳變，同時(shí)整個(gè)電源的解 決方案的開發(fā)速度應(yīng)該適應(yīng)更短的研發(fā)周期。

高效代表著加速電源需要提供超高效率，以應(yīng)對更加緊湊的硬件設(shè)計(jì)。因?yàn)榧铀倏ǖ脑O(shè)計(jì)非常緊湊，其密度會(huì)越來越高。

集成化代表著加速電源需要提供全集成的模塊化的設(shè)計(jì)，以減少占板面積。另外，集成化還體現(xiàn)在多路輸出電源中，多路輸出電源模塊靈活匹配日趨復(fù)雜，需要集成度更高的加速芯片

可拓展代表著加速電源需要更靈活搭配多種加速環(huán)境和應(yīng)用，這是因?yàn)榇髷?shù)據(jù)和人工智能在加速發(fā)展過程中，期間會(huì)涌現(xiàn)一批此前完全沒有的應(yīng)用，所以擁有這種特性即可迅速適配全新的應(yīng)用。

加速芯片供電架構(gòu)愈發(fā)復(fù)雜
在加速硬件的不斷革新之下，加速芯片的供電架構(gòu)也日趨復(fù)雜。由于加速硬件在人工智能和大數(shù)據(jù)領(lǐng)域應(yīng)用越來越廣泛，所以各大加速芯片廠家也紛紛采用更先進(jìn)的工藝推出集成度更高的加速芯片。

“以FPGA為例，幾年前看到的FPGA的工藝制程是28nm，之后迅速推廣到了16nm，現(xiàn)在最新一代針對加速核心市場的加速卡已采用最先進(jìn)的7nm制程”，他表示，更先進(jìn)的制程可使其在同樣尺寸內(nèi)加入更多的邏輯單元，同時(shí)由于加入了更多的邏輯單元，芯片的整體功率也越來越大。由于更先進(jìn)制程的使用，對于核電壓的要求越來越低。

“由于加速芯片廠商為了提供更復(fù)雜功能的加速芯片，提供更完善的功能，F(xiàn)PGA內(nèi)部也集成了更多的功能單元，除加速邏輯單元以外，還會(huì)集成ARM處理器、DSP等，加入專門優(yōu)化過的加速引擎”，他認(rèn)為，越來越高度化的集成會(huì)造成針對加速芯片的電源解決方案越來越復(fù)雜，方案需要不同電壓、不同路的多路輸入，這種情況下電壓軌會(huì)越來越多。

“為應(yīng)對不同的加速應(yīng)用，同一個(gè)系列下的芯片會(huì)針對不同應(yīng)用做出不同的優(yōu)化，這種優(yōu)化就會(huì)造成加速芯片的電壓軌和輸入的電流各不相同。即便是同一款加速芯片，在不同應(yīng)用場合使用到的內(nèi)部的邏輯資源也是不同的”，他強(qiáng)調(diào)，隨著應(yīng)用的不同，電源解決方案的電壓軌數(shù)量和電流也是各不相同的。

另外，加速芯片的供電架構(gòu)還有一個(gè)趨勢便是大動(dòng)態(tài)，這種大動(dòng)態(tài)是隨著應(yīng)用調(diào)用相關(guān)資源。