采樣速率和可用帶寬方面，當(dāng)今的射頻模數(shù)轉(zhuǎn)換器(RF ADC)已有長足的發(fā)展。其中還納入了大量數(shù)字處理功能，電源方面的復(fù)雜性也有提高。那么，當(dāng)今的 RF ADC 為什么有如此多不同的電源軌和電源域？

為了解電源域和電源的增長情況，我們需要追溯 ADC 的歷史脈絡(luò)。早在 ADC 不過爾爾的時候，采樣速度很慢，大約在數(shù)十 MHz 內(nèi)，而數(shù)字內(nèi)容很少，幾乎不存在。電路的數(shù)字部分主要涉及如何將數(shù)據(jù)傳輸?shù)綌?shù)字接收邏輯——專用集成電路 (ASIC) 或現(xiàn)場可編程門陣列 (FPGA)。用于制造這些電路的工藝節(jié)點(diǎn)幾何尺寸較大，約在 180 nm 或更大。使用單電壓軌(1.8 V )和兩個不同的域（AVDD 和 DVDD，分別用于模擬域和數(shù)字域），便可獲得足夠好的性能。

隨著硅處理技術(shù)的改進(jìn)，晶體管的幾何尺寸不斷減小，意味著每 mm2 面積上可以容納更多的晶體管（即特征）。但是，人們?nèi)匀幌Ｍ?ADC 實(shí)現(xiàn)與其前一代器件相同（或更好）的性能。

現(xiàn)在，ADC 的設(shè)計采取了多層面方法，其中：

采樣速度和模擬帶寬必須得到改善；

性能必須與前一代相同或更好；

納入更多片內(nèi)數(shù)字處理功能來輔助數(shù)字接收邏輯。

下面將進(jìn)一步討論上述各方面特性以及它們對芯片設(shè)計構(gòu)成怎樣的挑戰(zhàn)。

需要高速度

在 CMOS 技術(shù)中，提高速度（帶寬）的 普遍方法是讓晶體管幾何尺寸變小。使用更精細(xì)的 CMOS 晶體管可降低寄生效應(yīng)，從而有助于提高晶體管的速度。晶體管速度越快，則帶寬越寬。數(shù)字電路的功耗與開關(guān)速度有直接關(guān)系，與電源電壓則是平方關(guān)系，如下式所示：

其中：

為功耗

為負(fù)載電容

為電源電壓

為開關(guān)頻率

幾何尺寸越小，電路設(shè)計人員能實(shí)現(xiàn)的電路速度就越快，而每 MHz 每個晶體管的功耗與上一代相同。

裕量 重要

對更寬采樣帶寬的需求促使業(yè)界采用更精細(xì)的幾何尺寸，不過對數(shù)據(jù)轉(zhuǎn)換器性能（如噪聲和線性度）的期望仍然存在。這對模擬設(shè)計提出了獨(dú)特的挑戰(zhàn)。轉(zhuǎn)向更小幾何尺寸的一個不希望出現(xiàn)的結(jié)果是電源電壓降低，這使得開發(fā)模擬電路以工作在高采樣速率并保持相同的噪聲 / 線性度性能所需的裕量大大降低。為了克服這一限制，電路設(shè)計有不同的電壓軌以提供所需的噪聲和線性度性能。

數(shù)字電路不需要裕量，因?yàn)?重要的參數(shù)是速度。所以，數(shù)字電路通常以 電源電壓運(yùn)行，以獲取 CMOS 開關(guān)速度和功耗的優(yōu)勢。這在新一代 ADC 中很明顯， 電壓軌已降低至 0.975 V。

隔離是關(guān)鍵

隨著業(yè)界轉(zhuǎn)向深亞微米技術(shù)和高速開關(guān)電路，功能集成度也在提高。以 AD9467 和 A D9208 為例，AD9467 采用 180 nm BiCMOS 工藝，而 AD9208 采用 28 nm CMOS 工藝。當(dāng)然，AD9467 的噪聲密度約為 -157 dBF S/Hz，而 AD9208 的噪聲密度約為 -152 dBF S/Hz。但是，如果拿數(shù)據(jù)手冊做一個簡單的計算，取總功耗（每通道）并將其除以分辨率和采樣速率，就可以看到 A D9467 的功耗約為 330μW/ 位 /MSPS，而 AD9208 僅為 40μW/ 位 /MSPS。

當(dāng)超快電路在非常近的距離內(nèi)運(yùn)行時，各個模塊之間總會存在耦合或震顫的風(fēng)險。

為了改善隔離，設(shè)計者必須考慮各種耦合機(jī)制。 明顯的機(jī)制是通過共享電源域。

情況并不像看起來那么可怕。數(shù)據(jù)手冊的目的僅僅是喚起人們對各種敏感域的關(guān)注，讓系統(tǒng)設(shè)計人員可以關(guān)注 PDN（電源輸送網(wǎng)絡(luò)）設(shè)計，對其進(jìn)行適當(dāng)?shù)膭澐帧９蚕硐嗤╇娷壍拇蠖鄶?shù)電源域和接地域可以合并，因此 PDN 可以簡化。這導(dǎo)致 BOM（物料清單）和布局得以簡化。

了解系統(tǒng)性能目標(biāo)和 ADC 目標(biāo)性能對優(yōu)化 ADC 的 PDN 起著重要作用。在電路板上使用智能分區(qū)以減少不必要的接地回路，是將各個域之間的串?dāng)_降到 的關(guān)鍵。適當(dāng)?shù)毓蚕黼娫从?，同時滿足隔離要求，將能簡化 PDN 和 BOM。