半導(dǎo)體行業(yè)組織 (ITRS)發(fā)表的報(bào)告表明，半導(dǎo)體元器件越設(shè)計(jì)越小，其變化趨勢要快于兩年前的預(yù)測，這為半導(dǎo)體產(chǎn)業(yè)帶來一系列新的挑戰(zhàn)。

半導(dǎo)體業(yè)日新月異，元器件工藝以快于預(yù)期的速度朝著細(xì)微化方向發(fā)展，在降低制造成本的同時(shí)賦予器件以更多的功能。

ITRS認(rèn)為，由于半導(dǎo)體制造工藝精細(xì)化進(jìn)程如此之快，傳統(tǒng)的晶體管很快將成為過時(shí)的玩意，將需要新的結(jié)構(gòu)來推動(dòng)半導(dǎo)體技術(shù)的發(fā)展。如果該產(chǎn)業(yè)繼續(xù)用目前的做法來縮小器件的尺寸，則它將在2014年前遇到麻煩。為避免走入困境，目前半導(dǎo)體業(yè)正在研究在CMOS中加入鍺等新的材料。其它材料包括超薄硅絕緣體。

但是，這些新材料只會(huì)使半導(dǎo)體業(yè)暫度難關(guān)。因此，晶體管的基本設(shè)計(jì)需要向雙門晶體管(double-gated transistors)、垂直晶體管(vertical transistors)和fin場效應(yīng)晶體管的方向發(fā)展，這樣半導(dǎo)體業(yè)才能一路暢通，業(yè)內(nèi)人士稱該技術(shù)的研究正在走下坡路，因?yàn)槠渲兴捎玫牟牧想y于加工。而且，已找到高介電常數(shù)電介質(zhì)等新技術(shù)來解決上述難題。

International Roadmap Committee主席，同時(shí)亦在英特爾任職的Paolo Gargini說，“光刻尺寸和晶體管柵級(jí)長度繼續(xù)向更小的方向加速發(fā)展，這意味著未來半導(dǎo)體芯片的小型化、高速化和便宜化的進(jìn)展將更為迅猛?！?/p>

Gargini說，“展望15年后的未來，晶體管柵級(jí)長度預(yù)計(jì)只有9納米。我們開始考慮超越平面技術(shù)，甚至CMOS以后的器件。”