模擬設(shè)計人員總是需要擔(dān)心物理布局，以便獲得良好的器件匹配。芯片上摻雜水平的變化通常被認(rèn)為是一維或二維的梯度變化，可以通過巧妙的布局（例如共質(zhì)心器件）來處理。片上功率器件產(chǎn)生的溫度變化也是如此：當(dāng)功率轉(zhuǎn)換/調(diào)節(jié)器件上的電流達(dá)到 10 A 或更高時，熱梯度就會成為一個真正的問題。

布局相關(guān)效果

隨著工藝幾何尺寸的縮小，出現(xiàn)了一種新型的變異性——統(tǒng)稱為“布局相關(guān)效應(yīng)”，簡稱 LDE。

LDE 的一個例子是器件與阱邊緣的接近度。器件與阱邊緣的距離會影響器件的 Vt（閾值電壓）。原因是植入離子從用于定義阱的抗蝕劑側(cè)壁散射，從而使 Vt 增加幾毫伏甚至幾十毫伏。

擴(kuò)散效應(yīng)的長度

Vt 的變化不僅會引起失配效應(yīng)，還會導(dǎo)致顯著的性能變化。其他影響可能是由于硅中的意外應(yīng)力造成的，例如由器件之間的淺溝槽隔離引起的。這種應(yīng)力會影響器件中的載流子遷移率，從而影響電流。這被稱為“擴(kuò)散長度”或 LOD 效應(yīng)，其中器件的特性根據(jù)其柵極與擴(kuò)散邊緣的距離而變化。

為了實現(xiàn) LDE 效果的設(shè)計，可以使用各種布局技術(shù)：

使用相似的擴(kuò)散尺寸、形狀、方向

將設(shè)備與井邊緣間隔較大

添加虛擬器件和/或虛擬多晶硅，使指狀器件更加均勻

然而，要準(zhǔn)確模擬設(shè)計，需要早期布局，并隨之進(jìn)行寄生參數(shù)提取，以便能夠在模擬過程中對 LDE 效應(yīng)進(jìn)行建模。所有這些都打破了現(xiàn)有的定制設(shè)計流程，傳統(tǒng)上，電路設(shè)計師將初步原理圖（可能使用估計的寄生參數(shù)進(jìn)行模擬）交給布局工程師，然后布局工程師創(chuàng)建初始布局以提取實際寄生參數(shù)。然后將其交回給電路設(shè)計以優(yōu)化設(shè)備參數(shù)以滿足性能目標(biāo)，并且通常需要多次布局/優(yōu)化迭代。

自動模擬布局工具（例如 Pulsic 的 Animate）可以識別設(shè)計師想要的限制，并在幾分鐘內(nèi)快速生成多個真實布局。然后可以提取和模擬這些布局，讓設(shè)計師能夠更快地考慮 LDE 效應(yīng)，而不會犧牲性能。