什么是上拉電阻器？

上拉電阻是邏輯電路中使用的電阻，用于確保引腳在所有條件下具有明確定義的邏輯電平。提醒一下，數(shù)字邏輯電路有三種邏輯狀態(tài)：高、低和浮動（或高阻抗）。當(dāng)引腳未被拉至高或低邏輯電平，而是保持“浮動”狀態(tài)時，就會發(fā)生高阻抗?fàn)顟B(tài)。一個很好的例子是微控制器的未連接輸入引腳。它既不處于高邏輯狀態(tài)，也不處于邏輯低電平狀態(tài)，微控制器可能會不可預(yù)測地將輸入值解釋為邏輯高電平或邏輯低電平。上拉電阻用于通過將值拉至邏輯高電平狀態(tài)來解決微控制器的困境，如下圖所示。

 

上拉電阻上拉電阻電路

如果沒有上拉電阻，MCU的輸入將在開關(guān)打開時處于浮動狀態(tài)，而只有在開關(guān)閉合時才會下拉至邏輯低電平。

上拉電阻器不是一種特殊的電阻器;它們只是連接在電源（通常為+5 V、+3.3 V或+2.5 V）和相應(yīng)引腳之間的固定值電阻，從而在沒有驅(qū)動信號的情況下定義輸入或輸出電壓。典型的上拉電阻值為4.7 kΩ，但可能因應(yīng)用而異，本文稍后將對此進行討論。

上拉電阻器定義

上拉電阻器是用于確保在沒有輸入信號的情況下將導(dǎo)線拉至高邏輯電平的電阻器。

什么是下拉電阻器？

下拉電阻的工作方式與上拉電阻相同，只是它們將引腳拉至邏輯低值。它們連接在接地和設(shè)備上的相應(yīng)引腳之間。下圖顯示了數(shù)字電路中下拉電阻的示例。

 

 

下拉電阻器下拉電阻

在該圖中，電源電壓和微控制器引腳之間連接了一個按鈕開關(guān)。在此類電路中，當(dāng)開關(guān)閉合時，微控制器輸入處于邏輯高電平，但當(dāng)開關(guān)開路時，下拉電阻將輸入電壓拉低至地電位（邏輯零值），從而防止輸入端出現(xiàn)未定義狀態(tài)。下拉電阻的電阻必須大于邏輯電路的阻抗，否則它可能會將電壓拉低太多，并且引腳上的輸入電壓將保持在恒定的邏輯低值，而不管開關(guān)位置如何。

上拉和下拉電阻值

上拉（或下拉）電阻的適當(dāng)值受兩個因素的限制。個因素是功耗。如果電阻值太低，則高電流將流過上拉電阻器，使器件發(fā)熱，并在開關(guān)閉合時消耗不必要的功率。這種情況稱為強上拉，當(dāng)需要低功耗時，可以避免這種情況。第二個因素是開關(guān)斷路時的引腳電壓。如果上拉電阻值過高，再加上輸入引腳的漏電流大，開關(guān)斷路時輸入電壓會變得不足。這種情況稱為弱引體向上。上拉電阻的實際值取決于輸入引腳的阻抗，而輸入引腳的阻抗與引腳的漏電流密切相關(guān)。

經(jīng)驗法則是使用至少比輸入引腳阻抗值小 10 倍的電阻。在工作電壓為5 V的雙極性邏輯系列中，典型的上拉電阻值為1-5 kΩ。對于開關(guān)和電阻式傳感器應(yīng)用，典型的上拉電阻值為1-10 kΩ。如有疑問，使用開關(guān)時的良好起點是 4.7 kΩ。一些數(shù)字電路（如CMOS系列）具有較小的輸入漏電流，允許更高的電阻值，從10 kΩ到1 MΩ不等。使用較大電阻值時的缺點是輸入引腳對電壓變化的響應(yīng)緩慢。這是上拉電阻與開關(guān)節(jié)點上的總引腳和導(dǎo)線電容耦合的結(jié)果，從而形成RC電路。R和C的乘積越大，電容充放電所需的時間就越長，因此電路的速度就越慢。在高速電路中，較大的上拉電阻有時會限制引腳可靠地改變狀態(tài)的速度。

上拉和下拉電阻的典型應(yīng)用

上拉和下拉電阻通常用于將開關(guān)或其他輸入與微控制器或其他數(shù)字門連接時。大多數(shù)微控制器都內(nèi)置了可編程上拉和/或下拉電阻器，因此需要的外部元件更少?？梢灾苯訉㈤_關(guān)與這些微控制器連接。上拉電阻通常比下拉電阻更常用，盡管某些微控制器系列同時提供上拉和下拉電阻。

它們通常用于在傳感器輸出電壓信號進行模數(shù)轉(zhuǎn)換之前，為電阻傳感器提供受控電流。

另一個應(yīng)用是 I2C 協(xié)議總線，其中上拉電阻用于使單個引腳充當(dāng)輸入或輸出。當(dāng)未連接到總線時，引腳在高阻抗?fàn)顟B(tài)下浮動。

輸出端還使用下拉電阻器來提供已知的輸出阻抗。