在并行DAC中存在的一個普遍問題是隨著DAC分辨率的提高需要的面積也越來越大。此外，MSB元件值與LSB元件值之比也在增大。我們知道元件的匹配精度隨著元件和元件的比值的增大而降低，因此，本節(jié)將分析幾種能夠在元件比和分辨率之間進行權(quán)衡的方法，從而使匹配精度不會隨著DAC分辨率的增加而下降， 不僅如此， DAC需要的面積也會減少。

我們將列舉兩種能實現(xiàn)上述權(quán)衡的方法。種是用類似按比例縮放的方法將DAC組合起來。單個DAC或者子DAC可以被組合在一起， 適當?shù)貏澐置總€ DAC的模擬輸出， 然后將它們相加，構(gòu)成整個模擬輸出。

另一種方法是可以適當?shù)貏澐置總€子 DAC 的基準電壓，再將所有的單個模擬輸出相加，第二種方法綜合了各種按比例縮放的方法，從而可得到每種縮放方法的性能。相同縮放類型DAC的組合

圖10.3-1給出了用M位子DAC和K位子DAC實現(xiàn)M+K位DAC的方法。這里，我們認為兩個子 DAC使用了同樣的按比例縮放方法。一個子DAC轉(zhuǎn)換M個MSB位，另一個DAC轉(zhuǎn)換K個LSB位. LSB之 DAC 的模擬輸出除以?2?以進行適當?shù)目s放。合并后的子 DAC 的模擬輸出可以表示為：